PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-086782

(43)Date of publication of application: 19.07.1977

(51)Int.CI.

H01L 21/76

(21)Application number: 51-003674

(71)Applicant:

NEC CORP

(22)Date of filing:

13.01.1976

(72)Inventor:

KUSAKA TERUO

(54) PRODUCTION OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: An IC of high output and high dielectric strength is produced by connecting insulating and isolating grooves to a buried layer, insulating side faces, burying the grooves with a conductive material and covering the surface with an insulator film.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁

公開特許公報

⑩特許出願公開

昭52—86782

⑤Int. Cl².H 01 L 21/76

識別記号

砂日本分類 99(5) H 0 庁内整理番号 6513-57 **43**公開 昭和52年(1977) 7月19日

発明の数 1 審査請求 未請求

(全 5 頁)

15

⊗半導体集積回路の製造方法

②特

頭 昭51—3674

22出

願 昭51(1976)1月13日

@発 明 者 日下輝雄

東京都港区芝五丁目33番1号日 本電気株式会社内

动出 顋 人 日本電気株式会社

東京都港区芝五丁目33番1号

個代 理 人 弁理士 内原晋

明 細・増

発明の名称

半導体集積回路の製造方法

2 特許請求の範囲

 徴とする半導体集積回路の製造方法。

5 発明の詳細な説明

本発明は、高出力,高耐圧の半導体集積回路の 製造方法に関する。

れている。またN型層3はP+層6により電気的におり電気のできます。3b…に区分された島状の層5 a , 3b…に区分されている。第1図(のは同図の)と同じく、フォトの技術と拡散技術により、層5 a の中のにより、P層7を形成し、さらに同じとを示す。図のように層6は脂7の中に形成し、層9に層6は別のトランジスタのエミック層6、層8は個別のトランジスタのエミックタ層5 a は同じくコレクタ層5 a は何のは名りませる。第1図(のはフォトエ

従来のこの製造方法では高出力、高耐圧化の為 には基本的に磨るの不純物濃度を低下させ、かつ 脂るの態厚を厚くしなければならない。それに付 随して、次のような四つの技術的問題点が生じる。

ッチング技術により 8 i O z膜の該当部分に線を開

けた後、Aと等メタル腹10により各案子を接続

する配線を施としたことを示す。

特頭 昭52-86782 (2)

間類点1. 層3の膜厚を厚くしよりとすると、エピタキシャル成長が長時間にたるので、層2と同時に形成したPRマスク目合わせ用パターンの位置が変動し、層6を形成するときのフォトエッチングの目合せが狂う。そのため唐6と隔2a,2b…が接近しすぎる場所が生じ、紫子間分離耐圧の低下をもたらす。

間望点 2 . 増 6 を形成する拡散が高温度, 長時間 になり不純物プロファイルの変動、特に増 2 m, 2 b …の不純物が N 層 3 に浮き上がり拡散するこ とのため欠陥等が多くなる。

問題点 5. 層 5 a . 3 b … が高抵抗率になり、かつ、
返厚が厚くなるため、コレクタ直列抵抗が増大する。

制題点4.8i表面がより少い表面電荷により反転するようになり、そのため、配線パイプス等により寄生チャネルが生じやすい。

本発明は、高出力,高耐圧化にあたっての上記 技術的問題点のなかで1~2に対して著しい改善 効果を示す半導体集積回路の製造方法を与えるも

のである。

つぎに、第2図に示す実施例を引用したがら、本発明の詳細を説明する。第2図回は第1図回と同じ状態を示す。ただし、本発明では従来法のように、熱処理工程における層6、および暦2a, 腹2bの浮上り拡散を考慮する必要がなく、層2aと暦2bは比較的近接して、形成することが可能である。

第2図のは光照射した比較的機度の高いHF系 電解液中の陽極化成により、絶縁分離領域11と コレクタ引き出し暦12を多孔質をシリコンにし たことを示す。選択的領域を多孔質シリコンにす るため、本例では鍵化シリコン薄膜によりコン とを面を選解液に対して選択的にマスクする方法 を使用した。この方法以外に、例えば、気解欲中 のウェハ表面にパターンを結像させるとか、ある いは、光ビーム状にして走近するとかの方法によ り電解液中のウェハ表面を局部的に光照射して、 選択的に多孔質シリコン化することもできる。 第2図には同図的のものについて、比較的低機度 のHP系電解液中で電解エッテングし、層11な よび層12に相当する部分を除去し、導15、なよび縛14を形成したことを示す。

第2図(のは熱酸化法により、 SiO2度 1 5 を形成 したことを示す。とのときの熱処理は第1凶(6)に かける層 6 の形成の場合に比べてはるかに低温度 **徴時間でよい。従って前述の技術的問題点2は本** 発明によれば解決される。また絶縁分離はSiO。 膜15により行なわれているので、層2a,層2 b は分離領収に接触しても耐圧は低下しない。従 って、本発明によれば、技術的問題点1も解決さ れる。役々の検討結果によれば、従来のPN接合 分離による場合、柔子間分離耐圧を制限している~ のは、増1と層2'4,2 bによるPN接合部分で はなく、眉6と眉3aによるPN接合、特に接合 **表面部であることが明らかになっている。従って、** 基板1,埋込借2a,2b…,エピタ中シャル層 3 a。 3 b …等の不純物農废を同一にしても本発. 明によれば、従来伝より素子間分離耐圧が高くで きる。

20

10

1.5

10

20

第2図(e)は第1図(c)と同じく、フォトエッチング 技術と拡散技術とにより、ペース層1, エミッタ 層8を形成した後、海14の底面と側面の 8 i 0 2 腸15をフォトエッチング技術により涂去したことを示す。なか、 本発明で使用するフォトレジストは、物理的群が存任するので勝画型フォトレジスト膜を形成した後、縛14のみにスポット状の光で露光すればよい。

第2図(1)は埋い人と膜17を熱療法により形成したことを示す。本例では人と膜を使用したが厳17の役割は低抵抗催でコレクタを引き出すことと絶縁分離領域の轉13を物理的にうずめることであり、この役割を果し得るものであれば、単層、多層を問わず全てのメタル厚膜、さらに、高不純物ドーブの多結晶シリコン瘤等使用できる。本例のように人と等メタルを使用した場合、誘電体分離法等で使用する多結晶シリコン瘤の研磨の場合に比べて、隔17と8i02度15との間の循環を使度の違いのため研磨はより容易である。

例えば、第2図(c)の構13、および構14の形成には、第2図(c)の構13、および構14の形成になるが、本例の方法の他にいくつかの加工性にはるがある。すなわち、微細パターンの加工性にはないである。本例のような電解エッチングではないでも、できるのはできる。ないでは、第12でも、できるでは、第12では、第12での場合、大量では、大量である。とも可能である。

本発明の説明の便宜上、これまでの説明ではP型基板上にN型エピタキシャル僧を成長させた場合について述べているが、N型基板上にP型エピタキシャル僧を成長させた場合についても本発明を実施できることは明らかである。

本発明によれば、前に述べたように絶縁分離領 域を形成する熱処理工程は従来法に比べてはるか に弱いため、コレクタN⁺ 建込暦の浮き上りが少 特開昭52-86782 (3)

第2図(g) は暦17を機械的研磨により平面に仕上げたのち、低温気相酸化法により、8iO2膜18 を形成したことを示す。SiO2膜18の役割は、 第3図で示すようにこの後、素子間を接続するメタルの配綴10と簡17との絶縁である。従って、 胞17が例えばAとの場合、第2図(g')に示すように、簡17の表面を附極化成等により絶縁 膜19a, 19bに変えることによっても本発明を実施することができる。

第3図はSiO2膜18、およびSiO2膜15の 所定の場所にフォトエッチング技術により窓を開けた後、周知のメタライズを施こして素子間を接続するメタル配線10を形成し完成したことを示す。図から明らかなように、トランジスタのコレクタは、埋込暦28から直接、メタル等良導電性の増175により引き出されているので、コレクタ直列抵抗は極めて小さくできる。従って、前述した高出力、高耐圧化の技術的問題点36本発明によれば解決し得る。

本発明は上記実施例に限定されるものではない。 20

くなるととの他に、熱処理による結晶欠陥、結晶 内部ストレス等の導入が抑止されて、リニ丁IC のノイズ特性等を改善することが期待される。ま た、絶縁分離領域は、SiO2膜、ガラス薄膜等勝 電体で形成されるので、分離容量が低減される。 さらにまた、絶縁分離領域の群13を物理的にう すめている暦17 a は電気的良導体であると共に、 熱的にも良導体であり、局部的発熱を暦17 a を 利用して熱分散させることも可能である。

4 図面の簡単な説明

第1 図(a)~(d)は従来の半導体集積回路の製造工程途中の製品断面図、第2 図(a)~(g') は本発明の製造法を説明するための製造工程途中の製品の所面図、第3 図は本発明方法による完成品の断面図である。

1… P型シリコン基板、2 a , 2 b … N ⁺ 裸込 順、 5… N型エミタキシャル成長相、4 , 1 5 , 1 8 … シリコン酸化膜、6 … P ⁺ 分離領域、7 … P型ペース層、8 … N ⁺ エミッタ層、9 …コレク 10

10


15

15

特丽昭52-86782 (4)

タ引出暦、 1 0 …メタル配線暦、 1 1 , 1 2 …多 結晶シリコン暦、 1 3 , 1 4 …携、 1 7 … A 2 隆n

一些 中国 原 普



特別 昭52-86782 (5)

